|
El puerto serie: UART 8250. |
|
Parte 6: La transmisión y la recepción en el 8250 |
|
La sección de transmisión del 8250 consiste en el Registro de Retención de transmisión (THR), el Registro de Desplazamiento de la Transmisión (TSR) y en la lógica de control asociada. Dos bits en el LSR indican si está vacío el THR (bit THRE) o el TSR (bit TEMT). El carácter de 5-8 bits a ser transmitido es escrito en el THR; la CPU debería realizar esta operación sólo si THRE está activo: este bit es activado cuando el carácter es copiado del THR al TSR durante la transmisión del bit de inicio.
Cuando el transmisor está inactivo, tanto THRE como TEMT están activos.
El primer carácter escrito provoca que THRE baje; tras completarse la
transferencia vuelve a subir aunque TEMT permanecerá bajo mientras dure
la transferencia en serie del carácter a través de TSR. Si un segundo
carácter es escrito en THR, THRE vuelve a bajar y permanecerá bajo hasta
que el TSR termine la transmisión, porque no es posible volcar el contenido
de THR en TSR hasta que este último no acabe con el carácter que estaba
transmitiendo. Cuando el último carácter ha sido transmitido fuera del
TSR, TEMT vuelve a activarse y THRE también lo hará tras un cierto tiempo
(el que tarda en escribirse THR en TSR).
En la recepción, los datos en serie asíncronos
entran por la patilla SIN. El estado inactivo de la línea se considera
el '1' lógico. Un circuito de detección de bit de inicio está continuamente
buscando una transición alto-<bajo que interrumpa el estado inactivo.
Cuando la detecta, se resetea un contador interno y cuenta 7½ pulsos de
reloj (tener en cuenta que la frecuencia base es dividida por 16), posicionándose
en el centro del bit de inicio. El bit de inicio se considera válido si
SIN continúa aún bajo en ese momento. La validación del bit de inicio
evita que un ruido espúreo en la línea sea confundido con un nuevo carácter. El LCR tiene toda la información necesaria para la recepción: tamaño del carácter (5-8 bits), número de bits de stop, si hay paridad o no... la información de estado que se genere será depositada en el LSR. Cuando un carácter es transmitido desde el Registro de Desplazamiento de la Recepción (RSR) al Registro Buffer de Recepción (RBR), el bit DR del LSR se activa. La CPU lee entonces el RBR, lo que hace bajar de nuevo DR. Si el carácter no es leído antes de que el siguiente carácter que se está formando pase del RSR al RBR, el bit OE (overrun) del LSR se activa. También se puede activar PE en el LSR si hay un error de paridad. Finalmente, la circuitería que chequea la validez del bit de stop podría activar el bit FE del LSR en caso de error. El centro del bit de inicio se define como 7½ pulsos de reloj; si los datos que entran por SIN constituyen una onda cuadrada simétrica, el centro de las celdas que contienen los bits se desviará a lo sumo un ±3.125% del centro real, lo que deja un margen de error del 46.875%; el bit de inicio puede comenzar, como mucho, 1 ciclo de reloj (de los 16) antes de ser detectado. |